Difference between revisions of "Minimig Board v1.0 FPGA connections"

From OpenCircuits
Jump to navigation Jump to search
(+comments)
(Vcc=3,3V)
 
(4 intermediate revisions by the same user not shown)
Line 44: Line 44:
 
| 19 || IO_L23N_7 || IO_7 || I/O || User3 ||
 
| 19 || IO_L23N_7 || IO_7 || I/O || User3 ||
 
|-
 
|-
−
| 20 || IO_L24P_7 || IO_7 || I/O || /RAM_SEL1 || Async SRAM #1
+
| 20 || IO_L24P_7 || IO_7 || I/O || /RAM_SEL1 || Async SRAM #1, Redudant?
 
|-
 
|-
 
| 21 || IO_L24N_7 || IO_7 || I/O || RAM_A5 ||
 
| 21 || IO_L24N_7 || IO_7 || I/O || RAM_A5 ||
Line 82: Line 82:
 
| 38 || VCCAUX || VCCAUX || VCCAUX || VccAUX ||
 
| 38 || VCCAUX || VCCAUX || VCCAUX || VccAUX ||
 
|-
 
|-
−
| 39 || IO_L22P_6 || IO_6 || I/O || /RAM_OE ||
+
| 39 || IO_L22P_6 || IO_6 || I/O || nRAM_OE || RAM Output enable, Redudant?
 
|-
 
|-
−
| 40 || IO_L22N_6 || IO_6 || I/O || /RAM_UB ||
+
| 40 || IO_L22N_6 || IO_6 || I/O || nRAM_UB ||
 
|-
 
|-
 
| 41 || GND || GND || GND || GND ||
 
| 41 || GND || GND || GND || GND ||
Line 172: Line 172:
 
| 83 || IO_L31N_4/INIT_B    || IO_4  || DUAL || INIT_B  ||
 
| 83 || IO_L31N_4/INIT_B    || IO_4  || DUAL || INIT_B  ||
 
|-
 
|-
−
| 84 || VCCO_4              || VCCO_4 || VCCO || Vcc      ||
+
| 84 || VCCO_4              || VCCO_4 || VCCO || Vcc      || +3,3V
 
|-
 
|-
 
| 85 || IO/VREF_4          || IO_4  || VREF || SPI_DIN  || SD/MMC + MCU
 
| 85 || IO/VREF_4          || IO_4  || VREF || SPI_DIN  || SD/MMC + MCU
 
|-
 
|-
−
| 86 || IO_L30P_4/D3        || IO_4  || DUAL || /FPGA_SEL1 ||
+
| 86 || IO_L30P_4/D3        || IO_4  || DUAL || /FPGA_SEL1 || MCU signal to enable OSD
 
|-
 
|-
−
| 87 || IO_L30N_4/D2        || IO_4  || DUAL || /FPGA_SEL2 || Unused
+
| 87 || IO_L30N_4/D2        || IO_4  || DUAL || /FPGA_SEL2 || Redudant?
 
|-
 
|-
 
| 88 || VCCINT              || VCCINT || VCCINT || VccINT ||
 
| 88 || VCCINT              || VCCINT || VCCINT || VccINT ||
Line 190: Line 190:
 
| 92 || IO_L27N_4/DIN/D0 || IO_4 || DUAL || DIN ||
 
| 92 || IO_L27N_4/DIN/D0 || IO_4 || DUAL || DIN ||
 
|-
 
|-
−
| 93 || IO || IO_4 || I/O || /FPGA_SEL0 ||
+
| 93 || IO || IO_4 || I/O || /FPGA_SEL0 || MCU signal to "disable" FPGA
 
|-
 
|-
 
| 94 || IO_L25P_4 || IO_4 || I/O || PWRLED ||
 
| 94 || IO_L25P_4 || IO_4 || I/O || PWRLED ||
Line 210: Line 210:
 
| 102 || IO/VREF_4 || IO_4 || VREF || /DTACK ||
 
| 102 || IO/VREF_4 || IO_4 || VREF || /DTACK ||
 
|-
 
|-
−
| 103 || DONE || DONE || CONFIG || DONE ||
+
| 103 || DONE || DONE || CONFIG || DONE || MCU
 
|-
 
|-
 
| 104 || CCLK || CCLK || CONFIG || CCLK || MCU
 
| 104 || CCLK || CCLK || CONFIG || CCLK || MCU

Latest revision as of 03:43, 17 October 2007

IC5 - FPGA Xilinx XC3S400-4PQ208C

Pin Name Shortname Type Assignment Comment
1 GND GND GND GND
2 IO_L01P_7/VRN_7 IO_7 DCI Green2
3 IO_L01N_7/VRP_7 IO_7 DCI Green3
4 IO_L16P_7/VREF_7 IO_7 VREF Red0
5 IO_L16N_7 IO_7 I/O Red1
6 VCCO_7 VCCO_7 VCCO Vcc
7 IO_L19P_7 IO_7 I/O Red2
8 GND GND GND GND
9 IO_L19N_7/VREF_7 IO_7 VREF Red3
10 IO_L20P_7 IO_7 I/O KBDDAT Keyboard
11 IO_L20N_7 IO_7 I/O KBDCLK
12 IO_L21P_7 IO_7 I/O MSDAT Mouse
13 IO_L21N_7 IO_7 I/O MSCLK
14 GND GND GND GND
15 IO_L22P_7 IO_7 I/O User0
16 IO_L22N_7 IO_7 I/O User1
17 VCCAUX VCCAUX VCCAUX VccAUX
18 IO_L23P_7 IO_7 I/O User2
19 IO_L23N_7 IO_7 I/O User3
20 IO_L24P_7 IO_7 I/O /RAM_SEL1 Async SRAM #1, Redudant?
21 IO_L24N_7 IO_7 I/O RAM_A5
22 IO_L39P_7 IO_7 I/O RAM_A4
23 VCCO_7 VCCO_7 VCCO Vcc
24 IO_L39N_7 IO_7 I/O RAM_A3
25 GND GND GND GND
26 IO_L40P_7 IO_7 I/O RAM_A2
27 IO_L40N_7/VREF_7 IO_7 VREF RAM_A1
28 IO_L40P_6/VREF_6 IO_6 VREF /RAM_SEL0 Async SRAM #0
29 IO_L40N_6 IO_6 I/O RAM_D0
30 GND GND GND GND
31 IO_L39P_6 IO_6 I/O RAM_D1
32 VCCO_6 VCCO_6 VCCO Vcc
33 IO_L39N_6 IO_6 I/O RAM_D2
34 IO_L24P_6 IO_6 I/O RAM_D3
35 IO_L24N_6/VREF_6 IO_6 VREF RAM_A6
36 IO_L23P_6 IO_6 I/O RAM_A7
37 IO_L23N_6 IO_6 I/O RAM_A8
38 VCCAUX VCCAUX VCCAUX VccAUX
39 IO_L22P_6 IO_6 I/O nRAM_OE RAM Output enable, Redudant?
40 IO_L22N_6 IO_6 I/O nRAM_UB
41 GND GND GND GND
42 IO_L21P_6 IO_6 I/O /RAM_LB
43 IO_L21N_6 IO_6 I/O RAM_D15
44 IO_L20P_6 IO_6 I/O RAM_D14
45 IO_L20N_6 IO_6 I/O RAM_D13
46 IO_L19P_6 IO_6 I/O RAM_D12
47 GND GND GND GND
48 IO_L19N_6 IO_6 I/O RAM_D11
49 VCCO_6 VCCO_6 VCCO Vcc
50 IO/VREF_6 IO_6 VREF RAM_D10
51 IO_L01P_6/VRN_6 IO_6 DCI RAM_D9
52 IO_L01N_6/VRP_6 IO_6 DCI RAM_D8
53 GND GND GND GND
54 M1 M1 CONFIG VccAUX
55 M0 M0 CONFIG VccAUX
56 M2 M2 CONFIG VccAUX
57 IO_L01P_5/CS_B IO_5 DUAL RAM_A9
58 IO_L01N_5/RDWR_B IO_5 DUAL RAM_A10
59 GND GND GND GND
60 VCCO_5 VCCO_5 VCCO Vcc
61 IO_L10P_5/VRN_5 IO_5 DCI RAM_A11
62 IO_L10N_5/VRP_5 IO_5 DCI RAM_A12
63 IO IO_5 I/O RAM_A13
64 IO_L27P_5 IO_5 I/O RAM_A14
65 IO_L27N_5/VREF_5 IO_5 VREF RAM_D4
66 GND GND GND GND
67 IO_L28P_5/D7 IO_5 DUAL RAM_D5
68 IO_L28N_5/D6 IO_5 DUAL RAM_D6
69 VCCAUX VCCAUX VCCAUX VccAUX
70 VCCINT VCCINT VCCINT VccINT
71 IO IO_5 I/O RAM_D7
72 IO_L31P_5/D5 IO_5 DUAL /RAM_WE
73 VCCO_5 VCCO_5 VCCO Vcc
74 IO_L31N_5/D4 IO_5 DUAL RAM_A19
75 GND GND GND GND
76 IO_L32P_5/GCLK2 IO_5 GCLK RAM_A18
77 IO_L32N_5/GCLK3 IO_5 GCLK RAM_A17
78 IO/VREF_5 IO_5 VREF RAM_A16
79 IO_L32P_4/GCLK0 IO_4 GCLK RAM_A15
80 IO_L32N_4/GCLK1 IO_4 GCLK MCLK
81 IO_L31P_4/DOUT/BUSY IO_4 DUAL SPI_DOUT SD/MMC + MCU
82 GND GND GND GND
83 IO_L31N_4/INIT_B IO_4 DUAL INIT_B
84 VCCO_4 VCCO_4 VCCO Vcc +3,3V
85 IO/VREF_4 IO_4 VREF SPI_DIN SD/MMC + MCU
86 IO_L30P_4/D3 IO_4 DUAL /FPGA_SEL1 MCU signal to enable OSD
87 IO_L30N_4/D2 IO_4 DUAL /FPGA_SEL2 Redudant?
88 VCCINT VCCINT VCCINT VccINT
89 VCCAUX VCCAUX VCCAUX VccAUX
90 IO_L27P_4/D1 IO_4 DUAL SPI_CLK SD/MMC + MCU
91 GND GND GND GND
92 IO_L27N_4/DIN/D0 IO_4 DUAL DIN
93 IO IO_4 I/O /FPGA_SEL0 MCU signal to "disable" FPGA
94 IO_L25P_4 IO_4 I/O PWRLED
95 IO_L25N_4 IO_4 I/O /CPU_RST
96 IO/VREF_4 IO_4 VREF /IPL0
97 IO IO_4 I/O /IPL1
98 VCCO_4 VCCO_4 VCCO Vcc
99 GND GND GND GND
100 IO_L01P_4/VRN_4 IO_4 DCI /IPL2
101 IO_L01N_4/VRP_4 IO_4 DCI CPU_CLK
102 IO/VREF_4 IO_4 VREF /DTACK
103 DONE DONE CONFIG DONE MCU
104 CCLK CCLK CONFIG CCLK MCU
105 GND GND GND GND
106 IO_L01P_3/VRN_3 IO_3 DCI R/nW CPU
107 IO_L01N_3/VRP_3 IO_3 DCI /LDS CPU
108 IO_L17P_3/VREF_3 IO_3 VREF /UDS CPU
109 IO_L17N_3 IO_3 I/O /AS CPU
110 VCCO_3 VCCO_3 VCCO Vcc
111 IO_L19P_3 IO_3 I/O CPU_D0
112 GND GND GND GND
113 IO_L19N_3 IO_3 I/O CPU_D1
114 IO_L20P_3 IO_3 I/O CPU_D2
115 IO_L20N_3 IO_3 I/O CPU_D3
116 IO_L21P_3 IO_3 I/O CPU_D4
117 IO_L21N_3 IO_3 I/O CPU_D5
118 GND GND GND GND
119 IO_L22P_3 IO_3 I/O CPU_D6
120 IO_L22N_3 IO_3 I/O CPU_D7
121 VCCAUX VCCAUX VCCAUX VccAUX
122 IO_L23P_3/VREF_3 IO_3 VREF CPU_D8
123 IO_L23N_3 IO_3 I/O CPU_D9
124 IO_L24P_3 IO_3 I/O CPU_D10
125 IO_L24N_3 IO_3 I/O CPU_D11
126 IO_L39P_3 IO_3 I/O CPU_D12
127 VCCO_3 VCCO_3 VCCO Vcc
128 IO_L39N_3 IO_3 I/O CPU_D13
129 GND GND GND GND
130 IO_L40P_3 IO_3 I/O CPU_D14
131 IO_L40N_3/VREF_3 IO_3 VREF CPU_D15
132 IO_L40P_2/VREF_2 IO_2 VREF CPU_A23
133 IO_L40N_2 IO_2 I/O CPU_A22
134 GND GND GND GND
135 IO_L39P_2 IO_2 I/O CPU_A21
136 VCCO_2 VCCO_2 VCCO Vcc
137 IO_L39N_2 IO_2 I/O CPU_A20
138 IO_L24P_2 IO_2 I/O CPU_A19
139 IO_L24N_2 IO_2 I/O CPU_A18
140 IO_L23P_2 IO_2 I/O CPU_A17
141 IO_L23N_2/VREF_2 IO_2 VREF CPU_A16
142 VCCAUX VCCAUX VCCAUX VccAUX
143 IO_L22P_2 IO_2 I/O CPU_A15
144 IO_L22N_2 IO_2 I/O CPU_A14
145 GND GND GND GND
146 IO_L21P_2 IO_2 I/O CPU_A13
147 IO_L21N_2 IO_2 I/O CPU_A12
148 IO_L20P_2 IO_2 I/O CPU_A11
149 IO_L20N_2 IO_2 I/O CPU_A10
150 IO_L19P_2 IO_2 I/O CPU_A9
151 GND GND GND GND
152 IO_L19N_2 IO_2 I/O CPU_A8
153 VCCO_2 VCCO_2 VCCO Vcc
154 IO/VREF_2 IO_2 VREF CPU_A7
155 IO_L01P_2/VRN_2 IO_2 DCI CPU_A6
156 IO_L01N_2/VRP_2 IO_2 DCI CPU_A5
157 GND GND GND GND
158 TDO TDO JTAG TDO
159 TCK TCK JTAG TCK
160 TMS TMS JTAG TMS
161 IO_L01P_1/VRN_1 IO_1 DCI CPU_A4
162 IO_L01N_1/VRP_1 IO_1 DCI CPU_A3
163 GND GND GND GND
164 VCCO_1 VCCO_1 VCCO Vcc
165 IO_L10P_1 IO_1 I/O CPU_A2
166 IO_L10N_1/VREF_1 IO_1 VREF CPU_A1
167 IO IO_1 I/O /JOYA3
168 IO_L27P_1 IO_1 I/O /JOYA4
169 IO_L27N_1 IO_1 I/O /JOYA2
170 GND GND GND GND
171 IO_L28P_1 IO_1 I/O /JOYA1
172 IO_L28N_1 IO_1 I/O /JOYA0
173 VCCAUX VCCAUX VCCAUX VccAUX
174 VCCINT VCCINT VCCINT VccINT
175 IO IO_1 I/O /JOYA5
176 IO_L31P_1 IO_1 I/O /JOYB3
177 VCCO_1 VCCO_1 VCCO Vcc
178 IO_L31N_1/VREF_1 IO_1 VREF /JOYB4
179 GND GND GND GND
180 IO_L32P_1/GCLK4 IO_1 GCLK /JOYB2
181 IO_L32N_1/GCLK5 IO_1 GCLK /JOYB1
182 IO IO_1 I/O /JOYB0
183 IO_L32P_0/GCLK6 IO_0 GCLK /JOYB5
184 IO_L32N_0/GCLK7 IO_0 GCLK TXD RS232
185 IO_L31P_0/VREF_0 IO_0 VREF RXD RS232
186 GND GND GND GND
187 IO_L31N_0 IO_0 I/O RTS RS232
188 VCCO_0 VCCO_0 VCCO Vcc
189 IO IO_0 I/O CTS RS232
190 IO_L30P_0 IO_0 I/O AUDIOR
191 IO_L30N_0 IO_0 I/O AUDIOL
192 VCCINT VCCINT VCCINT VccINT
193 VCCAUX VCCAUX VCCAUX VccAUX
194 IO_L27P_0 IO_0 I/O /15kHz 15 or 31 kHz selection
195 GND GND GND GND
196 IO_L27N_0 IO_0 I/O /HSYNC
197 IO IO_0 I/O /VSYNC
198 IO_L25P_0 IO_0 I/O Blue0
199 IO_L25N_0 IO_0 I/O Blue1
200 IO/VREF_0 IO_0 VREF Blue2
201 VCCO_0 VCCO_0 VCCO Vcc
202 GND GND GND GND
203 IO_L01P_0/VRN_0 IO_0 DCI Blue3
204 IO_L01N_0/VRP_0 IO_0 DCI Green0
205 IO/VREF_0 IO_0 VREF Green1
206 HSWAP_EN HSWAP_EN CONFIG GND
207 PROG_B PROG_B CONFIG PROG_B MCU
208 TDI TDI JTAG TDI

NOTE: Pin assignments are package specific.

IC5 - FPGA Xilinx XC3S400-4PQ208C
Retrieved from "http://www.opencircuits.com/index.php?title=Minimig_Board_v1.0_FPGA_connections&oldid=9744"